DSP 第四章 TMS320C54x定时器／计数器.ppt

第四章 TMS320C54x定时器／计数器 TMS320C54x片内外设简介 1．通用I/O引脚 2．定时器 3．时钟发生器 4．主机接口（HPI） 5．串行口 6．软件可编程等待状态发生器 7．可编程分区转换逻辑 4.1 定时器结构 定时器的组成框图如图4-1所示。它有3个存储器映象寄存器：TIM、PRD和TCR。这3个寄存器在数据存储器中的地址及其说明如表4-1所示。定时器控制寄存器（TCR）位结构如图4-2所示，各控制位和状态位的功能如表4-2所示。 4.2 时钟发生器 硬件配置PLL 用于C541、C542、C543、C545和C546芯片。 所谓硬件配置PLL，就是通过C54x的3个引脚CLKMD1、CLKMD2和CLKMD3的状态，选定时钟方式，如表5-3所示。由表5-3可见，不用PLL时，CPU的时钟频率等于晶体振荡器频率或外部时钟频率的一半；若用PLL，CPU的时钟频率等于晶体振荡器频率或外部时钟频率乘以系数N（PLL?N），使用PLL可以使用比CPU时钟低的外部时钟信号，以减少高速开关时钟所造成的高频噪声。 软件可编程PLL 软件可编程PLL具有高度的灵活性，其时钟定标器提供各种时钟乘法器系数，并能直接接通和关断PLL。PLL的锁定定时器可以用于延迟转换PLL的时钟方式，直到锁定为止。通过软件编程，可以选用以下两种时钟方式（如表4-4 ， 4-6、图4-3所示）。 PLL方式，其比例系数共31种。靠锁相环电路完成。 分频（DIV）方式，其比例系数为1/2和1/4，在此方式下，片内PLL电路不工作以降低功耗。 4.3 定时器/计数器编程和应用 1．方波发生路 复位时，TIM和PRD的内容为最大值0FFFFH，定时器分频系数TRC的TDDR＝0。 时钟频率为4MHz，在XF端输出一个周期入4ms的方波，方波的周期由片上定时器确定,采用中断方法实现。设计步骤如下： (1)定时器初始化 ●关闭定时器，TCR中的TSS＝1。 ●加载PRD。因为输出脉冲周期为4ms。 ●启动定时器，初姑化TDDR，TSS=0，TRB＝1 (2)中断初始化 ●中断允许寄存器IFR中的定时中断位TINT=1，清除未处理完的定时中断。 ●中断屏蔽寄存器IMR中的定时屏蔽位TINT=1，开放定时中断。 ●状态控制寄存器ST1中的中断标志位INTM位清零，开放全部中断。 (3)方波发生器程序清单 2．脉冲频率监测 通过外部中断请求输入、检测输入脉冲频率。 3.周期信号检测 相邻脉冲时间差=两个脉冲之间的差值+两次延迟响应时间差相邻脉冲时间间隔=T(n+1)-T(n)+3T机器周期 * * 图4-1 定时器组成框图 表4-1 定时器的三个寄存器 Timer0地址 Timer1地址 寄存器 说明 0024H 0030H TIM 定时器寄存器，每计数一次自动减1 0025H 0031H PRD 定时器周期寄存器，当TIM减为0后，CPU自动将PRD的值装入TIM 0026H 0032H TCR 定时器控制寄存器，包含定时器的控制和状态位 15～12 11 10 9～6 5 4 3～0 保留 soft free PSC TRB TSS TDDR 图4-2 TCR位结构图 表4-2 定时器控制寄存器（TCR）的功能 表5-3 时钟方式的配置 表4-4 复位时的时钟方式（C5402） CLKMD1 CLKMD2 CLKMD3 CLKMD寄存器 时钟方式 0 0 0 E007H 乘15，内部振荡器工作，PLL工作 0 0 1 9007H 乘10，内部振荡器工作，PLL工作 0 1 0 4007H 乘5，内部振荡器工作，PLL工作 1 0 0 1007H 乘2，内部振荡器工作，PLL工作 1 1 0 F007H 乘1，内部振荡器工作，PLL工作 1 1 1 0000H 乘1/2，内部振荡器工作，PLL不工作 1 0 1 F000H 乘1/4，内部振荡器工作，PLL不工作 0 1 1 … 保留 表4-5 时钟方式寄存器CLKMD各位域功能 表5-6 比例系数与CLKMD的关系 PLLNDIV PLLDⅣ PLLMUL 比例系数 0 X 0～14 0.5 0 X 15 0.25 1 0 0～14 PLLMUL+1 1 0 15 1 1 1 0或偶数 (PLLMUL+1)÷2 1 1 奇数 PLLMUL÷4 图5-3 PLL锁定时间和CLKOUT频率的关系 *