同或门版图课程设计报告.doc

合肥工业大学 课 程 设 计 设计题目：CMOS结构同或门版图 学生姓名：陈鑫欣 学 号专业班级：微电子学07-02班 指导老师：汪 涛 易茂祥 杨依忠 2010 年 12 月 目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc280382498一、电路逻辑功能 PAGEREF _Toc280382498 \h 4 HYPERLINK \l _Toc2803824991.1、电路逻辑图 PAGEREF _Toc280382499 \h 4 HYPERLINK \l _Toc2803825001.2、真值表与表达式 PAGEREF _Toc280382500 \h 4 HYPERLINK \l _Toc2803825011.3、线路图 PAGEREF _Toc280382501 \h 5 HYPERLINK \l _Toc2803825021.4、ERC验证 PAGEREF _Toc280382502 \h 6 HYPERLINK \l _Toc280382503二、版图设计 PAGEREF _Toc280382503 \h 7 HYPERLINK \l _Toc2803825042.1、总体版图以及DRC验证 PAGEREF _Toc280382504 \h 7 HYPERLINK \l _Toc2803825052.2、Cmos反相器 PAGEREF _Toc280382505 \h 8 HYPERLINK \l _Toc2803825062.3、版图制作说明 PAGEREF _Toc280382506 \h 8 HYPERLINK \l _Toc280382507三、同或门版图设计的LVS验证 PAGEREF _Toc280382507 \h 9 HYPERLINK \l _Toc280382508四、同或门版图设计问题讨论 PAGEREF _Toc280382508 \h 10 HYPERLINK \l _Toc280382509五、结论 PAGEREF _Toc280382509 \h 10 一、电路逻辑功能 1.1、电路逻辑图 1.2、真值表与表达式 (1)表达式 （2）真值表 A B Q 1 1 1 0 0 1 1 0 0 0 1 0 1.3、线路图 1.4、ERC验证 ERC： Electrical Rules Check 电气规则检查，主要是对电路原理图的电学法则进行测试，通常是按照用户指定的物理、逻辑特性经行。 通常在电路原理设计完成之后，网表文件生成之前，设计者需要进行电气法测试。其任务是利用软件测试用户设计的电路，以便找出人为的疏忽，测试完成之后，系统还将自动生成各种可能错误的报告，同时在电路原理图的相应位置上记号，以便进行修正。 通过电路逻辑图设计与之功能一样的电路图如图2.2所示，然后将此电路图通过九天软件绘制出来，电路图连接好后，再对其进行标注，如输入、输出端口，然后进行ERC验证直到没有错误为止，如图2.3所示，然后对其进行网表生成。 二、版图设计 2.1、总体版图以及DRC验证 当给定电路原理图设计其版图时，必须根据所用的工艺设计规则，时刻注意版图同一层上以及不同层间的图形大小及相对位置关系。然而对于版图设计初学者来说，第一次设计就能全面考虑各种设计规则是不可能的。为此，需要借助版图设计工具的在线设计规则检查（DRC）功能来及时发现存在的问题。 根据电路逻辑图以及线路图在九天软件上绘制与之对应的版图，，将基本的版图绘制好之后，再对版图里的输入、输出端口进行标注，以及电源线和地线，一切就绪之后再对版图进行验证，查找其中的错误，并对其进行修改直到没有错误为止如附录所示。 2.2、Cmos反相器 图3.3传递特性曲线图3.2 CMOS反相器 图3.3传递特性曲线 图3.2 CMOS反相器 当输入电压为 高时，PMOS因其栅压栅压等于0而截止，而NMOS导通，此时输出电压 为低电平而接近0.相反，当输入电压为低时，NMOS和PMOS管分别关断和导通。产生高电平输出电压。不论那种逻辑状态，串联在 高电平和地之间的这两个晶体管中总有一个处于非导通状态。 （） 2.3、版图制作说明 宽度规则 多边形的最小宽度（在制版时，所有的线形都会转换为多边形）是一关键尺寸，它定义了制造工艺的极限尺寸。若宽度小于某一特定值，那么制造工艺就无法保证可靠地制造连续的连接和连线，就有可能在该层上产生开路现象。 间距规则 间距规则指的是两个多边形之间的最小距离。一般来说，间距规则可以用来避免在两个多边形之间形成短路。间距规则不但应用