电脑维修培训资料.ppt

-- JP2功能介紹 -- 1 2 Configuration R/W Close Function JP2 Enable Configuration R/W cycle to be held by the card JP2 A15~A12 A19~A16 A23~A20 A27~A24 A31~A28 D15~D12 D19~D16 D23~D20 D27~D24 D31~D28 10.2 PCI DEBUG CARD的使用(以下簡稱PCI) ISA CARD是插在ISA總線上,位于BIOS與南橋之間,對于傳統架構MB,PCL CARD是插在位于南橋與北橋之間的PCL BUS如下圖所示: 而對HUB架構的MB﹐PCI CARD是插在靠近ICH的PCI BUS上如下圖所示﹕ CPU MCH ICH BIOS PCI DEBUG CARD 插入處 PCI BUS CPU 北橋 南橋 BIOS PCI DEBUG CARD 插入處 PCI BUS 第十二章 微机的開机過程 整個微机的開机過程分為硬件啟動和軟件啟動﹐硬啟動是指POWER的動作過程﹒而軟啟動部分是指BIOS的POST過程﹒先是硬件啟動而后是軟件啟動了解微机的開机過程,對主板功能維修是很重要的,因為很多功能不良板﹐特別是當机板,可以根据開机的順序從而判斷系統哪部分有問題﹐如果是無顯示的板﹐可以從DEBUGE CARD上診斷系統運行的位址﹒可以使分析問題做到有的放失,不至于瞎子摸象﹒ 12.1 硬件啟動部分 12.1.1 POWER 的工作原理圖 PG SOUTH BRIDGE C1 POWER CONNECTOR PS-ON SUSC PG R1 B C E 5V-SB R2 Q8 12.1.2 硬件啟動原理 在常態下POWER中的PS-ON是高電平,只有當PS-ON處于低電平時,POWER開始工作.如上圖,在常態時,SOUTHBRIDGE的SUSC#應為高電平,因為此信號是低電平有效,此時三極管的極基為低電平,三極管截止,5V-SB直接加到PS-ON,使電源保持常態.POWER無法送出PG信號給SOUTH BRIDGE,系統無法工作.當POWER BUTTON BOARD触發有效時﹐SUSC#為低電平,此時三極管的基极為高電平導通,5V-SB直接接地,從而PS-ON被拉低,POWER工作,同時向SOUTH BRIDGE,NOTTHBRIDGE及CPU發送PG信號,當SOUTH接到PG,CLOCK GENERATION送來的CLOCK開始工作,並輸出RESET#到ISA,PCI,AGP總線,NORTH BRIDGE收到PG,PCI RESET#及CLOCK后輸出CORREST#給CPU,CPU接到CORREST＃信號﹐開始動作并送出FFFFFFF0地址經南﹐北橋指向BIOS.硬件啟動部分到此結束,系統啟動權交由BIOS.進入軟啟動狀態. CPU复位時,將CS=FFFF,IP=0000,准備從FFFF0處進行POST自檢程序,稱為FETCH CODE.CPU在每一個FETCH CODE周期會連續發出32個20位地址(分8次從PCI總線上取得數据,運行1次所取得的數据以PCI上的TRDY和IRDR信號為標志,而期間SOUTH BRIDGE負責將每個地址傳送到ISA總線並從BIOS中獲取數据,由于BIOS上的僅有8位數据,而PCI BUS 為32為總線,故SOUTH BRIDGE每讀BIOS數据4次(以I/O TRDY#為標志)才發出TRDY和IRDY信號向CPU傳送,傳送8次后,CPU從FFFF0開始執行數据中的代碼,其后,進行下一次的FETCH CODE.CUP正是以這樣的方式完成BIOS的整個POST過程. 12.2 軟啟動過程 軟件啟動過程主要是BIOS(Base Input Output System)的POST(Power On Self Test-上電自檢).CPU工作后,系統的高端內存的分布如下 ………………….. A0000…BFFFF:為 VIDEO MEMORY C0000…C7FFF:為 VGA BIOS C8000…CFFFF:為 I/O ROM D0000…DFFFF為 Optional ROM Buffer Area E0000…FFFFF:為 系統BIOS