文档详情

SuperMap系列产品介绍.ppt

发布:2016-12-09约2.65千字共20页下载文档
文本预览下载声明
数字逻辑:应用与设计 复习大纲 题型: 1、选择题: 12=6x2 2、判断题: 8=8x1 3、填空题: 20=20x1 4、简答题: 30=6x5 5、分析、应用题: 30=3x10 1、逻辑图-开关等式转换;开关方程的其他实现(译码器、多路器) 2、组合逻辑设计(真值表、开关方程-化简、画出逻辑图) 3、时序电路分析 第一章 数字概念与数制系统 1、数字概念与数制系统(基础、各进值之间的转换计算、算数运算等) 2、BDC码 加权码(1.9.2)概念 习题: 各进值之间的转换计算: P34: 13、14、15、17、18、19 以1为基、2为基等补码计算 P35: 30 31 第二章 布尔开关代数 本章介绍了开关代数 逻辑函数可表示为: 开关变量 开关函数,包括表达式、真值表和逻辑图 开关函数的特性: 集合和元素 算术和逻辑操作符 开关函数的特性 等价性 封闭性 0-1律 结合律 分配律 第二章 布尔开关代数 第二章 布尔开关代数 根据逻辑图写出布尔表达式:P64:30 第3章定义了组合逻辑并介绍了一个模型 卡诺图可作为消除布尔函数中输入变量冗余的方法 三、四变量卡诺图 (化简) 随意项可用于进一步化简布尔函数 定义了质蕴含和必要质蕴含 介绍混合逻辑(正和负逻辑表示) 介绍多数出函数的化简 第三章 组合逻辑原理 第三章 组合逻辑原理 (3.1-3.4;3.5-3.6不要求;3.7、3.8了解) 重点:组合逻辑设计、卡洛图相关概念及化简方法。 组合逻辑、标准积之和,和之积;最大项、最小项、随意项等概念 (如判别是否是最小项、质蕴含) 组合逻辑设计的一般方法: (P117) 组合逻辑设计:根据实际问题构造真值表,并写出输出函数。(对同一逻辑问题的不同描述方式包括 真值表 、 逻辑方程 、 逻辑图 ) 4变量以下卡洛图化简;关键——逻辑相邻 P114: 10 12 第三章 小结、术语、习题 3.5、3.6 不要求 3.7 混合逻辑 了解 3.8 多输出函数 掌握作用(对于多输出组合逻辑电路,仅将各单个输出函数化为最简表达式,不一定能使整体达到最简。) 习题: 组合逻辑设计: 4 (练习方法) 卡诺图化简P114: 10 12 组合逻辑设计的一般方法: 问题转化为真值表 产生输出方程并化简 用泡-泡表示法画出逻辑图 数字集成电路特性 讨论的中规模集成电路有: 译码器、 编码器、 多路器、 加法器和乘法器 比较器(知道功能) 算数逻辑单元(ALU) 其他的组合逻辑话题: 三态缓冲器 组合逻辑险态 第四章 组合逻辑的分析与设计小结 第四章 组合逻辑的分析与设计 4.1 组合逻辑设计的一般方法 P117:组合逻辑设计的一般方法;分析步骤 组合逻辑电路的特点(与时序电路比较) 4.2 数字集成电路 ----了解 实现布尔函数: 译码器、编码器、多路器、加法器和减法器、比较器等的功能、逻辑符号; 4.3 译码器实现: P131 例;(注图4-18有错,请看课件) [控制信号输入] 译码器能用作最小项或最大项产生器。 绝大数情况下,译码器输出是低电平有效。 输出函数是最小项时(∑),对低有效项进行 “或” (输入取反);输出函数是最大项时(∏),对低有效项进行 “与” 如实现加法器(S= C=)(P149 全加器 实现) 全减器 第四章 小结、术语、习题 4.4 编码器:功能 P139例、 P141(二进制代码分配) 74xx148 4.5 多路器 P146 例、表4-11 (8-1多路器实现4变量布尔函数 ) 4-1多路器实现3变量; 2-1多路器实现2变量 第四章 小结、术语、习题 4.6 加法器和减法器 (掌握半加器、全加器、串行加法器、并行加法器等概念,具体硬件实现了解) 4.7 二进制比较器 比较器功能 P159 例 一位二进制比较器 (p117组合逻辑设计方法) 4.8、4.9、4.10、4.11 了解 重点4.1-4.5 :译码器、数字多路器 习题(P178) 15、74LS138译码器 译码器、多路器等逻辑符号,实现开关方程 时序电路模型 简单延迟 Mealy机 Moore机 四种基本类型触发器,逻辑图、激励表和逻辑符号: R-S 锁存器和带始终控制的RS触发器(不允许输入 空翻) D 锁存器和时钟制的触发器 J-K触发器 T触发器 触发器的触发过程: 电平触发 边沿触 触发器的时间参数(不要求) 计数器 第五章 触发器、简单计数器和寄存
显示全部
相似文档