触发器实验报告.doc

深 圳 大 学 实 验 报 告 课程名称： 数字电路与逻辑设计 实验项目名称： 集成触发器功能测试及转换 学院：计算机与软件学院 专业： 软件工程 指导教师： 俞航 报告人：彭瑜祺 学号：2012150294 班级： 6班 实验时间： 2013-12-2 实验报告提交时间： 教务部制 实验目的与要求： 实验目的： （1）熟悉并掌握RS、D、JK、T触发器的构成、工作原理和功能测试方法； （2）掌握不同逻辑功能触发器的相互转换； （3）掌握三态触发器和锁存器的功能及使用方法； （4）学会触发器、三态触发器、锁存器的应用。 预习要求： （1）复习各种触发器的工作原理、逻辑功能及不同结构形式触发器的触发方式、工作特性； （2）熟悉集成D触发器、JK触发器、三态输出RS触发器、D锁存器的引脚排列及功能； （3）复习各种触发器之间的功能转换方法。 实验报告要求： （1）整理实验数据并填表； （2）写出任务二、任务三的实验步骤并画出实验接线图； （3）画出任务三的接线图及相应表格； （4）总结各类触发器的特点。 方法、步骤： 任务一 维持-阻塞型D触发器的功能测试 74LS74的引脚排列图如图4-19所示。图中，SD、RD端分别为异步置1端、置0端（或称异步置位、复位端），CP为时钟脉冲端。 1RD 1 14 VCC 1D 2 13 2RD 1CP 3 12 2D 1SD 4 74LS74 11 2CP 1Q 5 10 2SD 1Q 6 9 2Q GND 7 8 2Q 图4-19 74LS74芯片的引脚排列图 试按下面步骤做实验： 分别在SD、RD端加低电平，观察并记录Q、Q端的状态。当SD、RD端同时加低电平时，输出将为高电平，当时此时如果SD、RD端再同时加高电平，对应的输出状态是不确定的。 令SD、RD端为高电平，D端分别接入高、低电平，同时用手动脉冲作为CP，然后观察并记录当CP为0-1时Q端状态。 当SD=RD=1、CP=0（或CP=1）时，改变D端信号，然后观察Q端的状态是否变化。整理上述实验数据，并将结果填入表4-5中。 令SD=RD=1，将D和Q端相连，CP加入1kHz连续脉冲，然后用双踪示波器观察并记录Q相对于CP的波形。 表4-5 D触发器74LS74功能表 SD RD CP D Qn Qn+1 0 1 X X 0 1 1 0 X X 0 1 1 1 0 0 1 1 1 1 0 1 任务二 下降沿J-K触发器功能测试 74LS76芯片的引脚排列图如图4-20所示。自拟实验步骤，测试其功能，并将结果填入表4-6中。 表4-6 双J-K下降沿触发器74LS76功能表 SD RD CP J K Qn Qn+1 0 1 X X X X 1 0 X X X X 1 1 0 X 0 1 1 1 X 0 1 1 X 0 1 1 1 X 1 1 1CP 1 16 1K 1SD 2 15 1Q 1RD 3 14 1Q 1J 4 74LS76 13